Исходное сообщение
"Make и вложеные зависимости" Отправлено Xela, 05-Мрт-05 12:08
Госпада! Подскажите, что тут не так: Есть проект, который состоит из файлов .c и .ec. Последние пропускаются через некий парсер, результат работы парсера файл .c Есть Makefile: .ec.c:     ${ESQL} $^ .c.o:     $(CC) $(DEFS) -c $^ repo2dbf: repo2dbf.o common.o dbfengine.o sqlengine.o     $(CC) $(DEFS) $(CFLAGS) $^ $(LIBS) ${ADD_LIBS} -o ${OUTDIR}/$@${EXT}     ${STRIP} ${OUTDIR}/$@${EXT} Так вот. sqlengine.o как раз и должен получаться из sqlengine.c, который в свою очередь получается из sqlengine.ec И все бы хорошо, но GNU Make упрямо не хочет запускать цель .ec.c: что бы получить sqlengine.c, что бы получить sqlengine.o В Borland Make такое пракатывало. А как будет правильно для GNU Make? Спасибо