Исходное сообщение
"Android портирован для плат на архитектуре RISC-V" Отправлено Онаним, 27-Янв-21 21:19
> А как она взлетит, если от рождения жирная? Вот типичная операция array[index]: > на x86/arm занимает 1 (одну) команду, а на risc-v - 3 > (три)! Потому что заботливый декодер внутри её разложит как надо по исполнительным модулям. Что для RISC вещь несуществующая - тут да, придётся заранее компилятором раскладывать А если декодер знает, что у него ещё свободные модули остаются - он ещё и пару следующих команд на остаток разложит, и зависимости протегирует для внеочередного исполнения. В случае RISC это опять делается компилятором. Почему бы не делать компилятором - это же так можно, да? Да можно, и даже не менее эффективно, но... До первого conditional'а. Когда на RISC компилятору придётся не раскладывать ничего, кроме этого самого conditional'а, и только после получения результата дальше в новой цепочке раскладывать, потому что компилятор не знает, что там в источнике для условия, какие данные, и знать не может. А вот декодер CISCoRISC вполне может знать - и разложит "вперёд", занимая свободные модули. Если совсем не знает - разложит обе цепочки спекулятивно, и одну выкинет.