Как уже многократно было сказано: RISC-V ISA исходно проектировалась для low-end ЦПУ и микроконтроллеров.
Для этого она (система команд) неплохо.
Собственно, привыкши к мопедам m3 и stm, вы не видите проблем и не чувствуете дискомфорта.

Но для high-end ЦПУ, без необходимости экономии на спичках, система команд RISC-V неудобна, мягко говоря. И жизнь продолжает это иллюстрировать/доказывать.

--

Ассемблер тут не критерий, и по-сути вообще не причем.
В актуальных компиляторах есть развитые интринсики, поэтому всё чаще можно написать переносимый код, при этом не менее эффективный/быстрый чем на asm.

Аналогично с флагами - важны не сами флаги, а наличие в ISA и железе эффективного механизма контроля переполнений, сложения/вычитания "столбиком" (с переносом/заёмом), широкого умножения и деления. Поэтому у штеуда, кроме унаследованной ADC есть новая ADX, а в компиляторах всяческие __builtin_add_overflow(), __builtin_addcll() и _addcarry_u64().

Но обойтись можно, проблем нет, просто работает медленнее.
В этом весь RISC-V = много чего недодумано, недопеределано, а тут мы рыбу заворачивали, но хайпово...