Исходное сообщение
"Зафиксировано коммерческое применение открытого процессоров ..." Отправлено opennews, 03-Фев-13 13:18
Компания Invensys Systems GmbH представила (http://opencores.org/newsletter,2013,01,#n1) TMCO1, коммерческий продукт на основе архитектуры OpenRISC (http://openrisc.net/), набора системной логики и процессорных ядер, развиваемых под открытыми лицензиями. Модуль TMCO1 предназначен для построения промышленных сетей управления и обеспечивает сопряжение сетей Tokenbus и Ethernet (оптика). Данный модуль призван помочь обновить системы на основе шин передачи данных PLS80E Token-Bus System до использования более современного оптического Ethernet, построенного по топологии mesh. <center><img src="http://www.opennet.ru/opennews/pics_base/0_1359871648.png" style="border-style: solid; border-color: #e9ead6; border-width: 15px;" title="" border=0></center> Основой модуля является чип программируемой логики (FPGA), на котором реализовано процессорное ядро OpenRISC OR1200 а также набор контроллеров, включающий в себя контроллеры SPI NOR и SDRAM, по 2 MAC для шин Ethernet и Tokenbus. Блоки соединяются между собой стандартной для OpenRISC системной шиной Wishbone. Процессор OR1200 работает под управлением OS Linux. Из достоинств упомянутого подхода отмечается возможность портирования дизайна на любой иной FPGA чип с минимальными изменениями, а также существенное ускорение разработки достаточно сложного дизайна. Микропроцессор OpenRISC создан сообществом OpenCores (http://opencores.org), объединяющем людей, занимающихся проектированием полностью открытой микроэлектроники. Наработки проекта уже производятся многими коммерческими компаниями в виде интегральных микросхем ПЛИС (http://ru.wikipedia.org/wiki/%D0%9F%D0%9... и БМК (http://ru.wikipedia.org/wiki/%D0%91%D0%9.... Полный исходный код процессора на языке описания аппаратуры Verilog, схемы, firmware, а также модифицированный инструментарий GNU открыты всем желающим на условиях лицензий GPL и LGPL. Текущая версия процессора, именуемая OpenRISC 1200, включает в себя процессорное ядро, реализующее набор инструкций ORBIS32, опциональный блок арифметики с плавающей точкой ORFP32X, пятиступенчатый конвейер, блок DSP, раздельные блоки управления памятью для данных и инструкций. По заявлениям создателей производительность процессора близка к ARM10. URL: http://opencores.org/newsletter,2013,01,#n1 Новость: http://www.opennet.ru/opennews/art.shtml?num=36010